Twoim problemem jest to, że powszechną NICOŚĆ mylisz z osobistą PUSTKĄ
Definicja mikrosterownika wbudowanego (embedded microcontroller) (3 pkt)
Układ scalony zawierający wszystkie środki, wliczając komputer sterujący, niezbędne do realizacji wymaganych procedur sterowania.
Wymienić lub narysować warstwy budowy mikrosterownika wbudowanego (4 pkt)
zaciski we-wy układu scalonego
multipleksery zacisków we-wy
programowalne układy we-wy
magistrala wewnętrzna
mikrokomputer rdzeniowy
Wymienić minimum 3 cechy charakterystyczne mikrosterowników wbudowanych
(3 pkt)
brak dostępu do wewnętrznej magistrali
autonomiczność wewnętrznych modułów (procesor wydaje rozkaz, poczym może się wyłączyć)
zawarcie w jednej strukturze układów cyfrowych i analogowych
Wymienić 3 podstawowe typy architektury procesorów rdzeniowych w mikrosterownikach wbudowanych (3 pkt)
harvardzka
harvardzka zmodyfikowana
von Neumanna
Podać konsekwencje zagnieżdżenia magistrali wewnętrznej w mikrosterownikach wbudowanych (5 pkt) <?>
zwiększenie stopnia niezawodności
zmniejszenie poboru mocy
zwiększenie szybkości pracy
zmniejszenie liczby zacisków we-wy
zwiększenie elastyczności zacisków we-wy
Wymienić min. 5 cech charakterystycznych architektury harvardzkiej (5 pkt)
brak przepływu danych pomiędzy obszarem ROM à RAM
jednoczesna praca pamięci RAM i ROM
stałe obecne tylko w kodzie programu
różna długość słowa w pamięci RAM i ROM
brak wektorów
pamięć ROM i RAM w oddzielnych obszarach adresowych
stos sprzętowy
brak operacji PUSH, PULL
Wymienić min. 5 cech charakterystycznych architektury von Neumanna (5 pkt)
pamięć ROM i RAM we wspólnym obszarze adresowym
sekwencyjna praca pamięci ROM i RAM
taka sam długość słowa w pamięci RAM i ROM
dowolny przepływ danych ROM à RAM
operacje wektorowe nieograniczone
stos w pamięci RAM
operacje PUSH, PULL dostępne
Podać najczęstsze modyfikacje architektury harvardzkiej w procesorach (4 pkt)
(- modyfikacja pamięci procesora rdzeniowego
- warstwy wewnętrznych modułów we/wy
- warstwy zacisków zew.), a w szczególności:
- pamięć RAM i ROM w oddzielnych obszarach adresowych
- możliwość współbieżnej pracy RAM i ROM w większości operacji
- jednakowa długość słowa w pamięci RAM i ROM
- ograniczony przepływ danych ROM à RAM
- stos sprzętowy lub w pamięci RAM
- ograniczone operacje na wektorach
- częściowa dostępność operacji PUSH i PULL
- tworzenie tablic w obszarze kodu, skoki parametryzowane
Co rozumiemy pod pojęciem „rodziny mikrosterowników” (3 pkt)
- zbiór mikrosterowników kompatybilnych ze sobą, posiadających rdzeń, różnią się zasobami i modułami wewnętrznymi.
Jakie parametry ulegają modyfikacjom wewnątrz rodziny mikrosterowników (4 pkt) <?>
parametry procesora rdzeniowego
rozmiar pamięci ROM
rozmiar pamięci RAM
maksymalna szybkość pracy
zakres napięć zasilania
warstwa wewnętrznych modułów
ilość modułów
typ modułów
warstwa zacisków zewnętrznych
ilość zacisków
typ zacisków
Cztery podstawowe funkcje zacisku fizycznego mikrosterownika (4 pkt)
wejście wewnętrznego rejestru danych
wyjście wewnętrznego rejestru danych
wyjście modułu we-wy
wejście modułu we-wy
Wymienić min. 5 typów końcówek we-wy pod względem ich budowy i parametrów
(5 pkt)
Standard
Push–Pull
Open Drain
High Sink
Very High Sink
LED
Hi-current LED
TRI-State Push-Pull
Hi-current TRI-State Push-Pull
(typ końcówki można programować np. do różnych poziomów prądów, do diod, trzystanowe)
Wymienić min. 4 typy oscylatorów stosowanych jako generatory zegarowe w mikrosterownikach (4 pkt)
- kwarcowe (szybkie, dokładne, ponad 20Mhz tylko kwarcowe, stabilność 10^(-4)%, nie startują od razu)
- ceramiczne (tańsze, do 20Mhz, stabilność 0.1%)
- rezonatory RC - stabilność 5% ( z tolerancji elementów - R - 1%, C - 5%)
synchronizujące z układami zewnętrznymi
-„overclock" z układem PLL (overclock - przyspieszenie kroku procesora (np. 4 razy)
w porównaniu do otoczenia. Można programistycznie tworzyć sygnały)
Opisać krótko możliwości i tryby pracy komparatorów wbudowanych w mikrosterownikach (4 pkt)
- programistyczna zmiana konfiguracji, przy 2 komparatorach możliwość ustawiania wspólnych lub oddzielnych wejść referencyjnych. Dowolne ustawianie napięć referencyjnych. Możliwość wykalibrowania sensorów (w pamięci mikrosterownika). Możliwość wykorzystania jako proste przetworrniki A/C
Podać min. 4 możliwe zastosowania komparatorów wbudowanych w mikrosterownikach (4 pkt)
prosty przetwornik A/C do pomiaru wartości RSEN
prosty przetwornik A/C do pomiaru wartości RSEN z większą dokładnością
(2 rezystory referencyjne)
kompensacyjny przetwornik nadążny (rozdzielczość 8 bitów)
kompensacyjny przetwornik nadążny (rozdzielczość 16 bitów)
przetworniki integracyjne (np. wycinanie zakłóceń sieci)
przetwornik sigma-delta
Podać typowe parametry podstawowego typu przetwornika A/C wbudowanego w mikrosterownik (4 pkt) <?>
długość słowa 8 – 14 bitów (16 – integracyjne)
czas konwersji X…X0
rozdzielczość
błąd nieliniowości (linearity terror)
różnicowy błąd nieliniowości (differential linearity terror)
błąd przesłuchu między kanałami multipleksera
Wymienić min. 4 podstawowe tryby pracy układów licznikowych w mikrosterownikach (4 pkt)
zliczanie zdarzeń
pomiar czasu, okresu, fazy
pomiar częstotliwości, stosunku częstotliwości
generacja pojedynczych impulsów o precyzyjnej długości
tryb PWM (Pulse Width Modulation)
generacja złożonych binarnych sekwencji o precyzyjnie programowanych czasach i fazie
Capture Mode
Komparacja (generacja impulsów)
Wymienić min. 5 możliwych zastosowań układów licznikowych (w dowolnym trybie pracy (5 pkt)
generacja wolnozmiennych sygnałów analogowych (tryb PWM)
generacja sygnałów DTMF (tryb PWM)
dalmierz ultradźwiękowy (tryb „Capture Mode”)
pomiar czasu, okresu, fazy
pomiar częstotliwości, stosunku częstotliwości
generacja odcinków czasu
generacja przerwań synchronicznych
licznik zdarzeń
Wymienić min. 3 możliwe zastosowania wbudowanych modułów pamięci EEPROM
(3 pkt)
pamięć parametrów programu
może przechowywać dane kalibracyjne, identyfikacyjne
pamięć „post mortem” (zapis co się działo z systemem przed „śmiercią”-możliwość odtworzenia oraz analizy)
czarna skrzynka
Wymienić elementy składające się na zasoby krytyczne mikrosterownika (3 pkt)
(zasoby krytyczne- elementy systemu absolutnie niezbędne do jego niezawodnej pracy):
zasilanie
zerowanie
zegar
Wyjaśnić pojęcie „blackout” i „brownout (4 pkt)
blackout – całkowity zanik zasilania
brownout – częściowy zanik zasilania
Wymienić 3 podstawowe metody detekcji pojawienia się napięcia zasilania (3 pkt) <?>
detekcja poprzez zewnętrzny układ (sygnał) zerowania
wykrycie poziomu (szybkości wzrostu) napięcia zasilania
wydłużenie zerowania względem pojawienia się napięcia zasilającego (Power-Up Timer)
fałszywe zasilenie przez zaciski we-wy
brownout detection
Przeznaczenie i zasada działania licznika typu „watchdog” (5 pkt)
-Watchdog - autonomiczny licznik (napełnia się co 15..25ms(lx), 1.9..3.2s(8x)), programista musi dbać o zerowanie licznika, w przeciwnym wypadku po przepełnieniu się watchdoga następuje zerowanie - umożliwia to kontrolę czy program np. się nie zapętlił. Dodatkowo po zerowaniu program zna przyczynę zerowania i może usprawnić własne działanie. Dzięki watchdogowi możliwe jest np. sprawdzenie czy zewn. Zegar chodzi, dodatkowo zaawansowane sprawdzanie czy nie ma zagnieżdżenia w procedurze (przez znajomość czasów wykonywania procedur - kontrola czy program nie wykonuje się zbyt szybko, lub zbyt długo). Wykorzystanie watchdoga powoduje konieczność zastosowania specjalnej techniki programowania
-Watchdog łączy różne funkcjonalne instalacje sygnalizacji zagrożeń w jeden system,
stanowiący pomost pośredniczący pomiędzy użytkownikiem a podsystemami.
Wymienić min. 5 podstawowych cech systemów interfejsowych typu magistrala
(5 pkt)
wyróżnik logiczny modułu
system N:N (N modułów widzi N modułów przez 1 kanał)
transmisja wielokierunkowa
problem konfliktów
możliwość synchronizacji równoległej (broadcasting)
szybka
energochłonna
wrażliwa na zakłócenia
elastyczność konfiguracji
najtrudniejsze warunki transmisji
Wymienić min. 5 podstawowych cech systemów interfejsowych typu gwiazda (5 pkt)
wyróżnik fizyczny modułu
system 1:1 (1 moduł widzi 1 moduł przez 1 kanał)
transmisja dwukierunkowa (lub 2x jednokierunkowa)
brak konfliktów dostępu
brak możliwości synchronizacji typu „broadcasting”
szybka
energooszczędna
mniej wrażliwa na zakłócenia niż typu magistrala
sztywna konfiguracja, stałe warunki transmisji
Wymienić min. 5 podstawowych cech systemów interfejsowych typu pętla (5 pkt)
wyróżnik logiczno/fizyczny modułu
system 1:1
transmisja jednokierunkowa
brak konfliktów dostępu
brak możliwości synchronizacji typu „broadcasting”
wolna
energooszczędna
wrażliwa na uszkodzenia pętli
elastyczna konfiguracja
stałe i proste warunki
Zdefiniować stany: Hi, Lo – w odniesieniu do wyjścia nadajnika interfejsowego
(2 pkt)
Lo, Hi -stan aktywny, nadajnik właczony, transmisja
Hi- wyzszy potencjal wzgl. masy
Lo - nizszy potencjal wzgl. masy
Zdefiniować stany: aktywny, dominujący, recesywny, bierny – w odniesieniu do wyjścia nadajnika interfejsowego (4 pkt)
- pasywny (bierny) - nadajnik odłączony od magistrali - stan Z
- aktywny (Lo,Hi) - nadajnik podłączony - transmisja
- dominujący - stan który gdy tylko się pojawi chociaż na jednym nadajniku - będzie stanem na magistrali
-recesywny - gdy jednocześnie na innym nadajniku pojawi się stan dominujący to na
magistrali będzie stan dominujący
Określić wymagania na stany wyjściowe nadajnika w systemie 1T:1L (4 pkt)
- Tylko 1 nadajnik nadaje - więc brak konfliktów, mogą być 2 stany aktywne (Hi i Lo)
Określić wymagania na stany wyjściowe nadajnika w systemie 1T:nL (4 pkt)
Przy nadajnikach 3-stanowych (3 stany : Hi(aktywny), Lo(aktywny), Z(pasywny))
tylko 1 bramka 3-stanowa nadaje w określonej chwili (nadaje Hi lub Lo)
możliwość odbioru przez dowolną ilość odbiorników (odbiorniki w stanie Z )
konflikt stanów aktywnych Hi i Lo ^ uniwersalny nadajnik powinien posiadać 1 stan
aktywny
Określić wymagania na stany wyjściowe nadajnika w systemie mT:nL (4 pkt)
Nadajniki OC,OD :
dowolna ilość bramek OC może nadawać w tej samej chwili
2 stany : Lo (aktywny), Z(pasywny)
odbiór przez dowolną ilość odbiorników (odbiorniki w stanie Lo lub Z)
brak konfliktów fizycznych na magistrali
gdy wiele nadajników wysyła na raz - na magistrali jest wykonywana operacja
logiczna (wired-OR, lub wired-AND - suma lub iloczyn - w zależności od przyjętej
logiki)
Wyjaśnić dlaczego na uniwersalnych magistralach stosujemy najczęściej logikę ujemną do opisu sygnałów (5 pkt)
- Magistrala przeważnie w stanie spoczynku jest w stanie Hi (płynie najmniejszy prąd), więc przy przesyle informacji stan ten powinien ulec zmianie, dlatego Hi='O', Lo=' 1'
W jakiej sytuacji bramki OC realizują „sumę na drucie” na magistrali (5 pkt)
W przypadku 2 stanów wyjściowcyh : Lo (aktywny), Z (pasywny). Odbiorniki odbierają
"wired-OR" lub "wired-AND" - sumę lub iloczyn "na drucie"
W jakiej sytuacji bramki OC realizują „iloczyn na drucie” na magistrali (5 pkt)
W przypadku 2 stanów wyjściowcyh : Lo (aktywny), Z (pasywny). Odbiorniki odbierają
"wired-OR" lub...